FPGA/CPLD 數位電路設計入門與實務應用-使用QuartusⅡ(第五版)(附系統.範例光碟)(05567047)
配送方式
-
台灣
- 國內宅配:本島、離島
-
到店取貨:不限金額免運費
-
海外
- 國際快遞:全球
-
港澳店取:
內容簡介
本書是一本簡單、易懂的數位電路設計及應用。書中軟體是以Quartus II 5.1版做為開發平台並運用到數位電路設計。將理論數位電路與現今的FPGA/CPLD,透過電腦輔助設計工具相結合,使讀者可以應用各種編輯技術設計晶片外,更讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片上。本書共有七章:包括Quartus II 軟體安裝及設計簡介、算術邏輯電路設計、組合邏輯電路設計、計數器及除頻器設計、綜合練習設計、綜合應用專題以及具有Audio音效乒乓球遊戲實作等介紹。適用於大學、科大電子、電機、資工系「數位電路設計」、「數位系統設計」課程使用。
1.本書可使讀者瞭解如何使用(1)AHDL以及VHDL硬體描述語言(2)Verilog HDL硬體描述語言的方式設計FPGA/CPLD數位晶片。2.教導讀者知道應用各種編輯技術設計晶片,也讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片設計上。3.此書詳細說明QuartusⅡ軟體操作方法與電路設計方式。
目錄
第1章 QuartusII軟體安裝及設計流程簡介
1.1 QuartusII軟體安裝 1-1
1.2 QuartusII軟體介紹 1-11
1.3 QuartusII軟體基本功能介紹 1-13
1.3.1 電路圖編輯(Schematic Editor) 1-13
1.3.2 文字編輯(Text Editor) 1-14
1.3.3 專案編譯(Compiler) 1-15
1.3.4 波形編輯(Waveform Editor) 1-15
1.3.5 波形模擬(Waveform Simulator) 1-16
1.3.6 接腳編輯(Pin Assignment Editor) 1-16
1.3.7 燒錄(Programmer) 1-17
1.3.8 專案內次模組(Sub-Module)之個別編譯 1-17
1.4 硬體描述語言(HDL)介紹 1-20
1.4.1 程式架構 1-20
1.4.2 運算操作與層次化設計的使用 1-25
第2章 算術邏輯電路設計
2.1 半加器(Half Adder) 2-1
2.1.1 電路圖編輯半加器 2-2
2.1.2 AHDL編輯半加器 2-10
2.1.3 VHDL編輯半加器 2-12
2.1.4 模擬半加器 2-16
2.2 全加器(Full Adder) 2-21
2.2.1 電路圖編輯全加器 2-21
2.2.2 AHDL編輯全加器 2-24
2.2.3 VHDL編輯全加器 2-26
2.2.4 模擬全加器 2-27
2.3 四位元加法器(4 Bits Adder) 2-29
2.3.1 電路圖編輯四位元加法器 2-30
2.3.2 AHDL編輯四位元加法器 2-34
2.3.3 VHDL編輯四位元加法器 2-36
2.3.4 模擬四位元加法器 2-38
2.4 四位元乘法器 2-39
2.4.1 電路圖編輯四位元乘法器 2-41
2.4.2 AHDL編輯四位元乘法器 2-45
2.4.3 使用MegaWizard建立四位元乘法器 2-47
2.4
訂購/退換貨須知
退換貨須知:
**提醒您,鑑賞期不等於試用期,退回商品須為全新狀態**
-
依據「消費者保護法」第19條及行政院消費者保護處公告之「通訊交易解除權合理例外情事適用準則」,以下商品購買後,除商品本身有瑕疵外,將不提供7天的猶豫期:
- 易於腐敗、保存期限較短或解約時即將逾期。(如:生鮮食品)
- 依消費者要求所為之客製化給付。(客製化商品)
- 報紙、期刊或雜誌。(含MOOK、外文雜誌)
- 經消費者拆封之影音商品或電腦軟體。
- 非以有形媒介提供之數位內容或一經提供即為完成之線上服務,經消費者事先同意始提供。(如:電子書、電子雜誌、下載版軟體、虛擬商品…等)
- 已拆封之個人衛生用品。(如:內衣褲、刮鬍刀、除毛刀…等)
- 若非上列種類商品,均享有到貨7天的猶豫期(含例假日)。
- 辦理退換貨時,商品(組合商品恕無法接受單獨退貨)必須是您收到商品時的原始狀態(包含商品本體、配件、贈品、保證書、所有附隨資料文件及原廠內外包裝…等),請勿直接使用原廠包裝寄送,或於原廠包裝上黏貼紙張或書寫文字。
- 退回商品若無法回復原狀,將請您負擔回復原狀所需費用,嚴重時將影響您的退貨權益。
商品評價